• 集成电路资源服务

    EDA平台服务

    WHICC的集成电路产业化公共服务功能,配置产业级集成电路设计EDA工具系统,为广大中小、初创集成电路设计企业提供公共共享使用服务,降低企业创业门槛、技术门槛以及运行成本。

    产品详情

        EDA公共服务       

         企业级集成电路设计依赖于昂贵的、庞大的集成电路电子设计工具软件系统,包括软、硬件以及各种配套的服务。WHICC EDA平台配备了当今最先进的软、硬件设备,可以完成各种集成电路设计包括数字电路、模拟电路、数模混合及FPGA设计等多个设计流程;既能满足百万门级的设计需求,又立足于中国国情,满足量大面广的十万门级和万门级的设计需求;同时,还具备一定的规模,能够为一定数量的设计企业同时提供服务。

          EDA平台软件系统具有产业级EDA设计工具软件,包括CADENCE公司的全定制集成电路设计环境和工具、标准单元设计综合及布局布线工具、物理参数分析工具、系统设计信号处理工具,SYNOPSYS公司的仿真工具、IC和FPGA的综合工具以及蓝牙系统算法仿真工具、全芯片电路仿真工具、参数提取工具、布局布线工具以及版图验证工具等,MENTOR公司的CALIBRE验证工具等。基于EDA平台的软件,可以完成各种集成电路设计的全部流程,包括全定制集成电路设计流程、数字电路自动化设计流程、模拟电路设计流程和FPGA设计流程。
        EDA平台两种使用模式
        现场使用模式:针对小规模的集成电路设计中心,尤其是初创企业。中心现有10个EDA实验室,可以满足4-20人的设计工程师在中心内部现场使用。对于这些客户,中心除了提供EDA软件租赁服务之外,还提供网络技术支持、数据备份服务,利用已经建设调试好的数据存储、备份机制为客户提供安全稳定的数据存储服务
        VPN远程申请license模式:针对比较成熟规模较大的客户。客户可以通过VPN连接在自己的公司内部非常方便地使用中心的软件工具。客户自己处理数据、文档的存储和备份。

    Mentor

    HDL Designer Ap SW

    图形化的设计输入和流程管理工具

    ModelSim SE MixedHDL Ap S

    混合 HDL 语言仿真器

    Precision RTL Synthesis Ap SW

    RTL 综合工具

    Seamless CVE Kernel Ap SW

    协同验证环境

    ADVance MS Ap SW

    高性能的模拟和混合信号( A/MS )仿真器

    ADVance MS Verilog Digital Op SW

    高性能的数字信号仿真器

    Verilog A Op SW

    模拟信号仿真器

    Eldo RF Op SW

    高性能的 RF 电路仿真器

    DA-IC Viewerless Ap SW

    原理图工具

    ICgraph SDL Ap SW

    原理图驱动版图自动生成工具

    ICdevice Digital Op SW

    数字版图设计工具

    ICdevice Analog Op SW

    模拟版图设计工具

    ICassemble Op SW

    布局规划与版图装配

    Calibre DRC A p SW

    版图物理验证设计规则检查工具

    Calibre LVS Ap SW

    版图物理验证工具

    Calibre RVE/QDB-H Ap SW

    版图物理验证结果观察与调试工具

    Caliber Interactive A p SW

    版图编辑器实时验证接口

    Calibre xRC Ap SW

    高性能寄生参数提取工具

    DFTAdvisor Ap SW

    测试综合工具

    FastScan ATPG A p SW

    测试向量自动生成工具

    M BISTArchitect Ap SW

    存储器电路内建自测试生成工具

    Synopsys

    LEDA Checker

    可编程语法与设计规范检查工具

    VCS

    Verilog仿真器

    VCS MX

    混合语言仿真器

    DC Ultra

    逻辑综合工具

    HDL Compiler Verilog

    Verilog代码编译工具

    VHDL Compiler

    VHDL代码编译工具

    Design Vision

    图形化设计综合工具界面

    PrimeTime and Prime Time SI

    静态时序分析工具

    FPGA Compiler II

    FPGA综合工具

    DFT compiler

    测试设计综合工具

    Tatra MAX ATPG

    ATPG测试向量自动生成工具

    Power Compiler

    功耗优化综合工具

    DesignWare Memory Models

    可综合IP库和可仿真IP库

    Formality

    形式验证工具

    CoCentric System Studio

    独立系统级仿真工具

    Apollo-VDS M Place & Route  5 MW

    布局布线工具

    Apollo, Adv Clock Management Op.

    先进时钟优化选项

    Apollo, Adv Timing Driven Op.

    先进时序驱动选项

    CosmosSE

    全定制仿真环境

    CosmosLE

    全定制Layout环境

    NanoSim

    晶体管级仿真工具

    HSPICE

    高精确度模拟电路仿真工具

    St-RCXT

    互联参数提取

    Hercules Bundle(DRC/LVS/ERC /MW )

    物理验证工具

    Cadence

    NC-Sim mixed language simulator

    混合语言仿真器

    BuildGates(R) Synthesis

    逻辑综合工具

    silicon Ensemble(TM)-DSM Place-and-Route

    亚微米布局布线工具

    Virtuoso(R) Schematic Composer

    原理图设计工具

    Virtuoso(R) schematic composer Verilog(R)interface

    原理图设计工具

    Virtuoso(R) Analog Design Environment

    模拟设计环境

    Virtuoso(R) Electronic Design for Manufacturability option

    电子线路设计工具

    Virtuoso(R) Spectre(R) Circuit Simulator

    电路仿真器

    Virtuoso(R) Spectre(R)-RF Simulation Option

    射频电路仿真器

    Virtuoso(R) layout editor

    模拟电路版图设计

    Virtuoso(R) EDIF 200 Read

    网表阅读器

    Virtuoso(R) STREAM interface

    数据流接口

    Cadence(R) Analog HSPICE Interface Option

    模拟接口选项

    Virtuoso(R) UltraSim Full-chip Simulator

    快速SPICE级仿真器

    Virtuoso(R) XL layout editor

    交互式版图应用工具

    Cadence(R) Chip Assembly Router

    布局布线工具

    Virtuoso(R) compactor

    原理图设计

    Diva(R) Physical Verification and Extration Suite

    物理验证工具

    Dracula(R) Physical Verification and Extraction Suite

    物理验证工具



    上一篇 MPW/流片服务
    购彩助手注册 <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <蜘蛛词>| <文本链> <文本链> <文本链> <文本链> <文本链> <文本链>